登录后继续评论
登录注册
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册
你的意思是实际输入的时钟并不是100M，而是跟100M接近但频率不固定，假如实际输入80M，那么实际输出为20M吗？一般说来是这样的，但是实际情况往往并不是这样，频率变动的时候有可能失锁，频率稳定后也有可能根本锁不住，PLL是大部分是模拟电路，这一点你明白了就好。
是你所理解这样的。刚才试了一下，基本上按照设置的比例输出。如上图，假如输入的是80M，输出就是20M。不过不能确保频率再高会不会出现失锁之类的。
这句话是什么意思，没看懂你在问什么
锁相环在锁定的情况下输出的时钟肯定是固定的，而且是跟输入成比例的，要不然就不叫PLL。
我意思是未知输入时钟频率，能否将这个始终pll处理。输入的频率数值应该是接近的。