2018.3 Zynq UltraScale + MPSoC VCU  – 当使用目标比特率为1 Mbps且GOP长度为12的CBR速率控制模式时,为什么会看到1.55 Mbps的比特率?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2018.3 Zynq UltraScale + MPSoC VCU – 当使用目标比特率为1 Mbps且GOP长度为12的CBR速率控制模式时,为什么会看到1.55 Mbps的比特率?

问题描述

当使用目标比特率为1 Mbps且GOP长度为12的CBR速率控制模式时,为什么会看到1.55Mbps的比特率?

例如,control-rate = 2,target-bitrate = 1000,gop-length = 12。

解决/修复方法

当使用目标比特率为1 Mbps且GOP长度为12的CBR速率控制模式时,这是Zynq UltraScale + MPSoC-LogiCORE H.264 / H.265视频编解码器单元(VCU)的已知问题。

请参阅以下每个PetaLinux版本的解决方案:

  • 2018.2 – 用户可以从(Xilinx答复71798)下载PetaLinux配方和补丁文件来解决此问题。
  • 2018.3 – 用户可以从(Xilinx答复71798)下载PetaLinux配方和补丁文件来解决此问题。
  • 2019.1 – 这些修补程序包含在2019.1发行版和更高版本中。
请登录后发表评论

    没有回复内容