LDPC编码器/解码器v2.0(第2版) –  Vivado 2018.3中LDPC编码器/解码器v2.0版本的补丁更新-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LDPC编码器/解码器v2.0(第2版) – Vivado 2018.3中LDPC编码器/解码器v2.0版本的补丁更新

问题描述

此答复记录包含有关Vivado 2018.3中LDPC编码器/解码器IP v2.0的必要补丁更新的信息。

Vivado 2019.1及更高版本不需要它。

解决/修复方法

修正问题:

(Xilinx答复71824) 仅仿真示例设计在Windows操作系统上生成不正确的激励
(Xilinx答复71876) SD-FEC,LDPC编码器/解码器或Polar编码器/解码器C模型与其他DSP IP C模型组合时的可执行崩溃
安装:/用途:

方法1 :(仅限Vivado 2014.4及更高版本)

  1. 导航到$ XILINX_VIVADO / patches目录(Linux)或C:\ Xilinx \ Vivado \ <vivado_version> \ patches(Windows)目录(如果该目录不存在,则创建此目录)
  2. 将“.zip”存档的内容解压缩到以名称AR71874开头的目录中注意:大多数提取工具将允许您自动创建与zip文件同名的目录
  3. 从原始安装位置运行Vivado软件工具。

方法2:

  1. 创建包含修补文件的单独目录
  2. 将“.zip”存档的内容解压缩到所需的修补程序目录位置。
  3. 将XILINX_PATH环境变量设置为指向此修补程序目录
  4. 从原始安装位置运行Vivado软件工具。

有关LDPC编码器/解码器的其他已知问题,请参阅(Xilinx答复69399)

附件

相关附件

名称 文件大小 文件类型
AR71874_Vivado_2018_3_preliminary_rev2.zip 9 MB 压缩
请登录后发表评论

    没有回复内容