LogiCORE IP MIPI CSI-2接收器子系统v3.0(修订版3) – 无法在Windows OS上综合MIPI示例设计-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP MIPI CSI-2接收器子系统v3.0(修订版3) – 无法在Windows OS上综合MIPI示例设计

问题描述

MIPI示例设计在综合中失败,并显示以下错误消息:

找不到模块’design_1_v_gamma_lut_0_0_v_gamma_lut’。“

什么可能导致问题?

解决/修复方法

这是Vivado 2018.2中MIPI CSI-2接收器子系统v3.0(rev.3)示例设计的已知问题。

它在Vivado 2018.3或更高版本中得到修复。

建议所有用户升级到最新的Vivado版本,或使用Linux OS作为解决方法。

请登录后发表评论

    没有回复内容