10G / 25G以太网子系统 – 2018.2及更早版本 – 10G / 25G交换 – 如果共享逻辑或GT在示例设计中，则线路速率不正确，切换逻辑需要更新-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面