桥接器是否可以独立于具有不同分辨率的两个摄像头使用,还是有一些限制,为CSI-2提供输出?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

桥接器是否可以独立于具有不同分辨率的两个摄像头使用,还是有一些限制,为CSI-2提供输出?

具有不同的时钟速度并不能保证它能正常工作。时钟速度随分辨率而变化,这可能会在IP中实现时产生问题。我们的2对1合并IP要求2个输入具有相同的分辨率和时钟频率。我们有一个虚拟通道参考设计,可以支持不同的分辨率输入,但它不会合并两个输入图像。

请登录后发表评论

    没有回复内容