LATTICE FPGA 通过ENCLKO *输入启用/禁用MachXO3L的PLL时钟输出是否没有毛刺？

用于细结的文档是莱迪思半导体的机密文档，在审查测试结果时，输出时钟是无故障的。从PLL输出使能和同步测试案例中，通过触发Enable_CLKOS和Enable_CLKOP信号并捕获屏幕截图来完成此测试。捕获了1200个屏幕截图，在查看了所有屏幕截图后，结论是输出时钟可以按预期启用和禁用。此外，输出时钟是无故障的。