首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
LATTICE FPGA如何确定IO上可编程上拉/下拉电阻的值?
xilinx_wiki
4年前更新
256
1
FPGA
FPGA-CPLD
lattice
莱迪思
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
chipdebug
超级版主
0
默认情况下,器件的IO上有一个内部弱上拉或下拉电阻。可以使用欧姆定律从Vccio值和指定的Ipu / Ipd值(在MachXO2数据表中找到)计算粗略的等效电阻值。数据表指定电流值(Ipu / Ipd)而不是电阻值,因为内部电路是电流源,而不是物理电阻器。电流源的电压变化不像电阻器那样。因此,以欧姆为单位指定上拉/下拉的强度会产生误导和误差。