LATTICE FPGA如果输入引脚的输入电压超过3.6V或低于-0.3V，是否会出现问题？xilinx_wiki2年前更新701该帖子内容已隐藏，请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDlattice莱迪思
允许输入信号大于3.6但不大于（VIHmax + 2v）且低于-2v，但应仅为20ns左右，否则器件将被损坏。请参考数据手册中的更多内容并寻找直流和开关特点。