LATTICE FPGA 用户将所有BNAK设置为3.3V,并且用户想要分配输入缓冲区LVTTL33,却不能选择“N / A”。-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0