首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
参考设计RD 2033“使用紧凑型CNN加速器IP的关键短语检测”的操作原理。它是否使用FFT?
xilinx_wiki
2年前更新
46
1
FPGA
FPGA-CPLD
lattice
莱迪思
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
chipdebug
超级版主
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
RD2033不使用FFT,但我们使用Filterbank。对于我们在iCE40UP上没有的资源,FFT非常昂贵,因此我们不得不寻找其他方法。当FPGA启动时,我们绘制2个文件存储在FPGA,固件文件和Filter Bank文件中。这些存储在内存中,然后解决方案就可以运行了。音频数据通过I2S接口进入,然后发送到Filterbank。然后,滤波器组将该音频数据转换为图像,并将图像发送到NN引擎。 NN引擎获取图像和固件文件以获得输出。