为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • 52fpga的头像-ChipDebug52fpga徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      截图不完全啊，都看不到你左边的信号名称，无法判断是不是你的SCI读写时序有问题。

      5年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面