FPGA实现12路SPI数据采集+以太网TCP/IP数据传输问题-Altera-Intel社区-FPGA CPLD-ChipDebug

FPGA实现12路SPI数据采集+以太网TCP/IP数据传输问题

最近在做一个小项目,属于振动传感器数据动态采集与存储的。大致的内容是这样的:FPGA通过12路SPI并行接收来自12路传感器上传的动态数据,存在SDRAM规划好的数据塔内,然后定期通过TCP/IP上传给中断。也就是说FPGA只是实现数据的中转。那么问题是,FPGA实现UDP很容易,但是UDP对于动态数据上传来说无法保证稳定性与准确性,所以决定使用TCP/IP来传输。但FPGA实现TCP/IP难度很大。了解到altera的nios 2 可以很容易实现TCP/IP,就是不知道可行性怎么样。每一个传感器节点上传的数据很大,12路就是每秒2MB的数据量,那么使用FPGA的12路SPI并行采集,存在SDRAM里,然后使用NIOS2进行数据取出并通过TCP/IP发送是否可以实现呢?速率上是否可以满足?

请登录后发表评论

    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0