关于帧间差分法的问题-FPGA常见问题社区-FPGA CPLD-ChipDebug

关于帧间差分法的问题

我应该如何能捕获当前帧数据和前一帧的数据呢?
我现在想的是利用SDRAM的4端口控制器,用WR1和WR2间隔着去存数据,再用RD2和RD1中输出的数据做差,可是这样就变成了2帧-1帧,4帧-3帧,相当于偶数帧-奇数帧,和相邻两帧做差的初衷不一致了。求教一下,有没有较好的解决方法?

请登录后发表评论