调试程序时发生不明情况的异常-FPGA常见问题社区-FPGA CPLD-ChipDebug

调试程序时发生不明情况的异常

现在发现程序有个很奇怪的现象,比如我有两个模块a,b
我在a里面修改,例如仅仅修改返回版本号从37到38
模块b的一部分功能就异常了,一个case状态机卡在某一个步骤
怎么修改都不对,但是只要把版本号改回去又都好了,这个版本号跟模块b也不相关没有传递,本身也是两个文件里的
我对比下在仅仅只修改版本号的情况下生成的rbf文件的确相差很多
请问有人知道这个原理么?
用的是quartus16 芯片是ep4ce10

请登录后发表评论

    没有回复内容