请教我的这段代码在 END PROCESS附近总是报错，是怎么回事？-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
      • popomao的头像-ChipDebugpopomao徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

        我按你说的改了，我改了，又报下面这个错误： Error (10309): VHDL Interface Declaration error in led_test.vhd(19): interface object "rst_n" of mode out cannot be read. Change object mode to buffer.

        6年前@xilinx_fpga
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面