FPGA如何产生相位延迟为0.5ns的两个脉冲？

PLL移相应该是可以，如果以PLL输出100m 10ns为例，PLL需要支持移相18度，以200M，5ns为例，移相36度，关键是你的逻辑能跑多少，如果输出到管脚再用一下ODDR，这样PLL时钟可以降一半，逻辑主频要求也能降一半。