FPGA无关模块之间相互影响-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复3
    只看作者
    最新最热
    • 的头像-ChipDebugchuixue等级-LV1-ChipDebug0

      应该是时序问题，布局布线的时候影响了

      2年前
    • luozz的头像-ChipDebugluozz等级-LV1-ChipDebug1

      可能是你这个模块本身出现了时序问题，导致摄像头模块也出错。

      4年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面