fpga多时钟源的问题。-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • starkwang的头像-ChipDebugstarkwang等级-LV1-ChipDebug0

      首先输入时钟走专用时钟管脚，进PLL之后出两路播放器要用的时钟。

      4年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面