FPGA 同步复位为什么不会产生亚稳态-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • stephen2017的头像-ChipDebugstephen2017等级-LV1-ChipDebug0
      1. 同步复位一样会出现亚稳态，只是概率会几乎接近于零，也好出现亚稳态的时间需要长达百年，简单理解由于是在时钟边沿数据才改变降低了概率。实际上任何数字电路都会发生亚稳态，只是如何尽量将其概率降低，这涉及到一个概念叫MTBF，自己上网查一下。
      2. 你说的这种情况是肯定会出现亚稳态，这种情况下时序不是不满足的，只是通常认为RST的变化不会那么快,比如RST是外部的开关什么产生的，或者是由内部的同频或更低频产生，如果RST的变化是时钟频率的几分之一，那说明你的时钟频率选的不对。
      4年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面