萌新提问大佬：请问case语句太多有简便得编写方法吗？-FPGA常见问题社区-FPGA CPLD-ChipDebug

评分

always@(posedge clk or negedge rst_n)    begin
if(!rst_n)    begin
    data[a]    <= data_in;
end
else    begin
    data[ct1]    <= ~data_in;
end
end

你看这样能不能实现你所要的功能。

3年前

- 开水0
  assign data[a] = data_in ?
  4年前回复
- chipdebug超级版主0
  直接拿脚本生成吧，兄弟，所以我说学FPGA，最好你会一门脚本语言，老一点的就是Tcl咯，新一点的python吧。当然你也可以搞个ROM，然后自己做一个类似于CPU的译码取指。
  4年前回复