pcie ROOT模式下的core无法识别设备问题!-Xilinx-AMD社区-FPGA CPLD-ChipDebug

pcie ROOT模式下的core无法识别设备问题!

使用VIVADO2017的7_Series_Integrated_Block_for_PCIExpress(PCIe) IP core设置为 ROOT模式, 生成 xilinx 自带的core例程,进行下板。IP core 设置

在通过连接器与MVNE盘进行连接时,无法识别到设备。上电时后pl_ltssm_state=8状态不变。
复位sys_rst_n信号在IP core,pl_ltssm_state一直在0和2状态之间转换,无法进行下面的操作,识别不到设备。pcie 例程架构例程约束抓取物理层信号

请求解答一下,谢谢

请登录后发表评论

    没有回复内容