Vivado综合后要解决哪些问题?-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

Vivado综合后要解决哪些问题?

对于设计分析,Xilinx建议越早越好,也就是在设计初期介入并发现潜在问题往往对设计收敛起到关键的作用,这也是UltraFast设计方法学的宗旨。不同于ISE,对于Vivado工程,最好在综合后就开始对设计进行分析,尤其是对于大规模的高速设计,这一点尤为重要。那么如何着手呢?

Vivado提供了一个很好的命令report_qor_assessment,打开综合后的设计,先执行该命令。该命令会检查逻辑级数、资源利用率和时钟拓扑结构,基于此,形成一个报告,并给出一个分数。这个报告可以帮助工程师理解时序收敛问题的严重程度。Xilinx建议综合后就执行此命令,同时,只要设计有重大更新,都要重新执行此命令。首先看一下这个报告给出的分数所代表的含义,如下图所示(图片来源:Table 4,ug949)。分值越高,表明设计时序越容易收敛。若分值为1或2,则设计不可能收敛;若分值为3,则设计收敛的可能性不大。显然,我们希望综合后此分值越高越好。

1.png

分值在报告中的体现形式如下图所示,可以看到此设计的分值为3,意味着时序收敛的可能性非常小。

2.png

报告的第二部分列出了主要细节,包括资源利用率、时钟拓扑结构、拥塞和时序,如下图所示。尤其要注意Status为REVIEW的条目。图中的Threshold并不是绝对限制,只是表明实际值超过此阈值时,时序收敛将变得困难。

3.png

报告的第三部分如下图所示,实际上是report_methodology命令结果的一部分,更为详细的信息可通过该命令获取。

4.png

下一步就可以执行report_methodology命令,解决其中暴露的问题。

请登录后发表评论

    没有回复内容