Vivado关于ILA Free running clock的问题-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

Vivado关于ILA Free running clock的问题

在下载bit文件以后,vivado有时候会出现明明添加了ILA核,并且ltx文件没有加载错误确不会显示任何相关信号的情况。往往还伴随这下面这一行警告:

  1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active OR.

下面来告诉大家如何解决

Free running clock是什么意思?

Free running clock是指,上电以后无条件运行的时钟,比如晶振,上电以后就开始起震,不需要额外的附加条件限制,而比如锁相环出来的时钟,这个时候除了要满足上电以外,还需要pll没有被复位,而且输入时钟倍频后的vco在一定范围内,等诸多限制条件的满足,clk才能正常输出,所以PLL输出时钟就不是Free running clock。常见的我们工程里面使用的时钟还有PS端的cpu输出时钟,GT接口的恢复时钟,都不是Free running clock。

此警告出现的机理
vivado下载完bit文件以后,会去扫描ila,一旦检测不到ila时钟就会报”The core clock is slow or no core clock connection”的err或者”Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active”的warning,所以一旦出现上述警告,请先检查下时钟。


解决方法

  1. 如果时钟在下载完成后没有,但是经过短暂的时候后会有,这样导致一开始vivado扫描不到时钟,这种情况先一般只会报warning,同时ila相关的信号刷新不出来,这个时候在debug界面下,右键,点击refresh一下,让vivado再次扫描一下ila,就可以看见ltx文件里面的信号了
  2. ila的clk并没有连接上,或者连接的时钟并没有起震,此时会报err,先去查看时钟是否正常或者时钟有没有其他的附加条件没满足。
请登录后发表评论

    没有回复内容