vivado2018.3 连接JTAG的问题-Xilinx-AMD社区-FPGA CPLD-ChipDebug

vivado2018.3 连接JTAG的问题

最近调试FPGA,发现有时总是连接不上JTAG,有时连着JTAG时重新上电之后FPGA起不来或者配置不成功(done信号不拉高)。目前使用的是vivado2018.3。经过查阅发现是新版vivado的原因。解决方法的连接如下:

https://china.xilinx.com/support/answers/66954.html

2016.1 and newer Vivado Hardware Manager – Intermittent configuration failures can occur when the FPGA is power cycled and the programming cable is connected.

我最后选择在vivado_init.tcl中添加了
set_param labtools.auto_update_hardware 0
这样就不会这样的问题了。

请登录后发表评论

    没有回复内容