xilinx Ultrascale FPGA的 STARTUPE3介绍-Xilinx-AMD社区-FPGA CPLD-ChipDebug

xilinx Ultrascale FPGA的 STARTUPE3介绍

STARTUPE3用来选择Ultrascale系列设备中位于bank0的固定连接的信号。允许来连接外部的flash芯片。当flash只用于配置时,是可以不用使用STARTUPE3。

对于位于bank65的多用能引脚控制的flash,不用使用STARTUPE3,通过普通的引脚映射就可以实现。(但是如果只使用这个一个flash,并且这个flash的时钟输入在bank0的固定管脚上,则还需要使用STARTUPE3,否则将不能产生时钟信号)。对于x8配置的flash,只有低4位配置好,高4位使用普通的引脚映射配置就可以了。

和7系列的STARTUPE2相比,STARTUPE3不在提供专用的startup clock,并且STARTUPE3提供了4根数据线和片选线的控制信号端,这样设计可以自动的进行映射相应的管教。

1.jpg

2.jpg

STARTUPE3的引脚说明在文档ug570中有详细的说明,这里提供一个常用的连接方式:

3.jpg

除此之外,STARTUPE3还要求有时序的约束,因为STARTUPE3内部都是组合逻辑,并没有使用寄存器,并且寄存器只能在STARTUPE3的外部使用,因此需要约束STARTUPE3。具体详情参见ug570中STARTUPE3部分。

参考文档:ug570,ug470,xapp1280。

请登录后发表评论

    没有回复内容