xilinx FPGA GTH参考输入时钟的电平标准

今天看到PCIE的输入时钟的电平标准没有办法改变，这可能是因为PCIE的硬核的原因。而对于使用GTH同时又不是xilinx硬核的功能该如何使用什么电平标准呢？通过查看GTH使用手册ug576，可以知道GTH的支持三种时钟电平标准，分别是是LVDS、LVPECL和AC Coupled。

对于LVDS：

对于LVPECL：

具体详情可以参考ug576的第327页。

另外，想说一下xilinx器件中LVDS电平和LVDS_25电平的区别：LVDS电平只能用于HPbank中，LVDS_25电平只能用在HRbank中。这一点可以详情可以参考ug571中的第128页。

如果同一个bank中的IO想使用多种电平标准，则需要满足一定的基本规则：1）对于只有多种输出电平标准的组合：需要组合中的电平标准满足同样Vcco；2）对于只有多种输入电平标准的组合：需要组合中的电平标准满足同样Vcco和Vref；3）对于多种输入电平和输出电平的组合：需要组合中的电平标准满足同样Vcco；4）对于双向电平标准和输入电平或者输出电平标准的组合：需要满足以上三种规则。具体的详情可以参考ug571中的第140页。