verilog怎样实现取对数的函数来自定义位宽-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • popomao的头像-ChipDebugpopomao徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

      verilog实现取对数的函数，主要对parameter起作用，比如自动计算位宽，还有仿真，不是综合电路。其实verilog 2005的标准里面已经集成了这个函数，vivado2017以及更新的版本都是支持的，搜$clog2就看得见说明了。下面是ieee 2005的文档https://chipdebug.com/upfiles/16379962323112769.pdf

      3年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面