XILINX FPGA ila timing loop错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复3
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

      那说明路径中有的逻辑循环，这个是要完全消除的。

      2年前
      • 的头像-ChipDebugfzw等级-LV1-ChipDebug作者0

        但是我在schematic中并没有发现电路中有循环，请问像这样的问题正常从哪方面去入手查找问题根本

        2年前@chipdebug
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面