XILINX FPGA ila timing loop错误

板子的分模块，再加上ila检测程序时，就显示timing loop.把ila程序注释掉，程序就正常