M1.4 5200:TRCE报告“0项分析”,从:到:TimeSim.-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.4 5200:TRCE报告“0项分析”,从:到:TimeSim.

描述

紧迫性:正常

一般描述:

在M1.4.12中,TRCE可以报告“0项分析”:从:

TimeScript虽然源、点、目的都是

有效。这仅在XC5200设计上得到了观察。

如果相同的设计是针对其他Xilinx家庭器件,

TrCE对“1项分析”的正确报道

从:到:TimeSim.

解决方案

当在XC5200设计中定义TPTRUU时,可能出现

将TpTrUU映射到内部节点的情况。

在LC中。随后,TrCE(时序分析器)失败

分析这条路径,从而报告“0项分析”。

这个问题已经在M1.5中解决了。

当前的解决方法是“外部化”节点。

定义了TPTRUU。例如,如果TPTRUU是附加的

在某个逻辑与某个触发器之间的节点上,禁止

通过分配将LUT和触发器封装到同一LC中

每一个都有不同的BLKNM值。

请登录后发表评论

    没有回复内容