求助ise如何设置虚拟引脚（有偿）-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0
      你看下这个是不是你要的，https://docs.xilinx.com/v/u/en-US/chipscope_vio。还是说你只是需要不将设计的管脚引到PAD上，但又要保留设计中的该管脚。
      2年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面