FPGA使用资源过多导致的时序问题一般怎么解决？重庆野猪骑士2年前发布882 目前项目上资源基本上使用了大约70%，布线会出现比较拥挤的情况，这个时候时序就会出问题，像这种情况，一般怎么去解决，怎么去做时序约束？
70%就这样了，我猜你用的是LATTICE家的器件。这种基本上除了换更大器件没有别的办法，只能试试跑策略。
好的，感谢！我试着改进优化一下逻辑。