F1.4仿真器：仿真FPGAExpress网表返回警告9218：未知PIN名称

描述

关键词：Express、VHDL、Verilog、仿真、未知、PIN、No..Gr、.CE、LDNODE，
9218，Spartan

紧迫性：标准

一般描述：

当在FPGAExpress中装载Spartan.XNF时
基础逻辑仿真器，出现下列警告之一

警告9218：LDNONET:LT；您的注册名GT；（FDCE）。GR-未知PIN名称
警告9218：LDNoCT:lt；您的注册名gt；（IFD）.GR-未知PIN名称
警告9218：LDNONET:LT；您的注册名GT；（IFD）.CE -未知PIN名称

解决方案

XNF文件是有效的。贯穿Xilinx设计
管理器实现工具创建有效的比特流。

为了在功能上仿真设计，设计必须首先是
贯穿执行工具的翻译阶段，
然后必须执行检查点仿真。

*通过选择实现按钮来调用设计管理器
项目管理器。
*选择设计-gt；新版本
*选择设计&新修订版
*通过点击流引擎图标调用流引擎
设计管理器。
*单击流引擎中的步骤按钮，以使流动通过
只是流动的翻译阶段。
*关闭流程引擎并返回到项目管理器
*选择工具-GT；检查点仿真。
*选择刚刚创建的V/Rev的.NGD文件。
*网表将被翻译，设计将被加载到
仿真器。