示例:如何强制时钟信号使用BIF代替BUFG的工具插入-Xilinx-AMD社区-FPGA CPLD-ChipDebug

示例:如何强制时钟信号使用BIF代替BUFG的工具插入

描述

关键词:iBF,BUFG,时钟,缓冲器,正常,I/O

紧迫性:标准

一般描述:

我的设计有多个时钟,我想强迫一个时钟使用一个时钟。
非时钟缓冲器,一个IGBF,而不是BUFG。使用Leonardo GUI和
默认选项,我已经在时钟信号上实例化了一个iBF。
去触发器的时钟。这些工具自动取代了iBF。
与一个BUFG。我怎样才能强制使用iBF?

解决方案

默认情况下,LeoAARDO GUI将强制时钟信号到达全局缓冲器。
资源是可用的。如果设计有多个时钟,那么最好
绕过这个问题的方法是关闭全局缓冲区插入,然后使用
如果需要的话,Buffrsi-sig属性将BUFG推到期望的信号上。通过
这样做,用户将不必实例化任何BUFG组件,并且
只要“芯片”选项用于优化的iBF的将自动插入。

做到以下几点:

LeonardoSpectrum:
—————————-

1)在技术-gt;高级设置选项卡取消选择选项
“添加时钟缓冲器”

2)装载库

3)读取HDL文件。

4)在“读取”之后,如果需要,使用Buffer-Sigg获得BUFG的期望信号。

StItAtgult-端口CLK1-名称Buffrsi-sig -值BUFG
StItAtgult-端口CLK2-名称Buffrsi-sig -值BUFG

5)优化设计。

6)通过使用适当的缓冲器来验证正确的信号。
“查看示意图”特性。

7)写出EDF网表。

对于列奥纳多4.2.2:
————————–
做到以下几点:

1)加载库。

2)在“读取”之后,如果需要,使用Buffer-Sigg获得BUFG的期望信号。

StItAtgult-端口CLK1-名称Buffrsi-sig -值BUFG
StItAtgult-端口CLK2-名称Buffrsi-sig -值BUFG

3)在优化-GT;高级取消选择“映射到时钟/全局缓冲区”
这将防止示例将iBFG更改为BUFG,并且将
防止自动插入BUFG。

4)通过使用适当的缓冲器来验证正确的信号。
“查看示意图”特性。

5)写出EDF网表。

请登录后发表评论

    没有回复内容