4.2i基础-我无法综合或添加ABEL文件到HDL项目

描述

关键词:ABEL,HDL,综合,顶层,灰色,不突出

紧迫性:标准

一般描述:
我不能将ABEL文件添加到项目管理器中的项目中,并且“ABEL”语言选择被灰色化。

解决方案

如果希望创建顶级ABEL设计,则必须在“示意图”项目流程中执行此操作。

请看(赛灵思解答4353)有关此过程的更多信息。

如果希望在顶级VHDL或Verilog设计中包含ABEL文件,则必须在VHDL或Verilog中实例化ABEL模块作为黑盒。

首先,必须将ABEL文件综合为EDIF文件;然后将该EDIF文件实例化为顶级VHDL或Verilog中的黑箱。

请登录后发表评论

    没有回复内容