Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)

一组收发器只有一组动态重配置接口,也就是说该动态重配置接口是同时对应收发器的接收与发送通道的。如果在例化IP的过程中分别例化发Tx和Rx部分,并且同时使用动态重配置功能,在布局布线时可能会报错。提示要把TX和RX部分进行合并。报错如下:

ID:12787 RX channel <text> and TX channel <text> are locked to the same duplex channel. In order for both the RX and TX channel to use the same duplex channel, you must assign them to the same group so the Fitter merges them into a single Avalon Memory-Mapped interface. To assign both channels to a group, use the Transceiver Avalon Memory-Mapped Interface Group logic option.

如果解决该问题呢?这就是我们要说的多个IP块的动态接口共享问题。该问题的可以通过设置QSP约束来解决。有以下两种情况可以实现动态接口在多个IP块之间的共享。

1、在同一物理位置,独立的TX通道与RX通道

2、在同一物理位置,分开例化的CMU PLL和TX通道

(1)独立的TX通道与RX通道

图片[1]-Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

(2)分开例化的CMU PLL和TX通道

图片[2]-Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

合并规则:

1、重配置接收口的reconfig_clk, reconfig_reset,reconfig_write, reconfig_read, reconfig_address, 和reconfig_writedata必须来自同一个源。

2、必须手动通过QSF分配来指定需要合并的组

注意 如果在Native PHY IP中使能 ADME, optional reconfiguration logic或者 embedded reconfiguration streamer等选项不能实现共享。

如果在Native PHY IP中使能了Shared reconfiguration interface也不能实现TX与RX通道的合并。

实现过程

1、使用重配置接口名

图片[3]-Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

2、使用管脚名

图片[4]-Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

图片[5]-Intel Arria10 FPGA 多个IP块之间动态重配接收合并(共享)-Altera-Intel论坛-FPGA CPLD-ChipDebug

如果有多组通道需要合并,每组的组号要求不同,即可。

再次强调一定要重配置接口的源一定要相同 。如果要对本次内容有更深入的了解,请参考Arria10相关文档。

免责声明:文中图片引用至网络,如有版权方请联系删除!

请登录后发表评论

    没有回复内容