Intel FPGA 软核MCU Nios内部RAM固化配置-Altera-Intel社区-FPGA CPLD-ChipDebug

Intel FPGA 软核MCU Nios内部RAM固化配置

选择BSP Editor->Settings ->Advanced->hal->linker,然后勾选allow_code_at_reset。当然如果勾选enable_alt_load和enable_alt_load_copy_rwdata。也是没有问题的。具体参数意思还没看。

图片[1]-Intel FPGA 软核MCU Nios内部RAM固化配置-Altera-Intel社区-FPGA CPLD-ChipDebug

该选项就是设置片上RAM作为Nios的程序存储器,这样在启动FPGA之后Nios从片内存储器开始执行代码。

运行Nios工程中的Make targets ->build.

双击mem_init_generate

图片[2]-Intel FPGA 软核MCU Nios内部RAM固化配置-Altera-Intel社区-FPGA CPLD-ChipDebug

在Nios工程文件夹下会生成一个mem_init文件夹,内部的cpu_mem.hex其命令规则是以Nios和Ram的两个name连接起来。

图片[3]-Intel FPGA 软核MCU Nios内部RAM固化配置-Altera-Intel社区-FPGA CPLD-ChipDebug

 

打开片上RAM,勾选Initialize memory content和Enable non-default initialization file。

这样User created initialization file框就可以添加文件,把上面的cpu_ram.hex文件添加进来。

图片[4]-Intel FPGA 软核MCU Nios内部RAM固化配置-Altera-Intel社区-FPGA CPLD-ChipDebug

 

这样生成的SOF就能执行Nios中的程序。当然转成JIC也是没有问题的

 

请登录后发表评论

    没有回复内容