F1.5:ViTeX配置阶段-项目管理器报告执行错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

F1.5:ViTeX配置阶段-项目管理器报告执行错误

描述

关键字:VIETEX、实现、配置、BITGEN

紧迫:热

描述:当运行ViTeX设计流程时,流程引擎完成除故障以外的所有阶段的配置。项目管理器报告配置错误失败:

解:流程引擎:Vr2-& Gt;Rev1(定时错误)
解:流程引擎:Vr2-& Gt;Rev1(错误实现)

Bitgen报告简单地报告了一个警告:

警告:BASBS:134 – BITGEN只支持DRC在这个器件上。

任何地方都没有错误报告。

解决方案

ViTeX器件的比特流生成将使用F1.5性能包来实现。在该版本可用之前,请取消选择
“生成配置数据”复选框中的实现选项。

请登录后发表评论

    没有回复内容