导师图形,PLDYDA——如何进入TIG约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug

导师图形,PLDYDA——如何进入TIG约束

描述

该解决方案描述了在导师设计架构师网络上放置TIG(定时忽略)属性的方法,以告诉M1工具忽略时序驱动布局和路由的这条路径。

解决方案

在网络中添加TIG约束:

1。选择网络。确定一个符号的输出连接到网络的顶点。确保你只选择了那个顶点;一颗恒星应该出现在那个位置。

2。按鼠标右键。如果你选择了一个网或一个PIN,网络弹出式菜单就会出现。

三。从FopUp菜单中选择属性-gt;Addio≫添加单属性命令。“添加属性”对话框出现。

4。在属性名称框中,键入TIG。

5。如果要将TIG属性全局应用于设计,则将属性值框保留为空。否则,在属性值框中键入要忽略的TS标识符。

6。在属性类型字段中选择字符串并选择OK。

请登录后发表评论

    没有回复内容