易灵思FPGA 软核MCU Riscv-Sapphire的bootloader的配置及修改的相关操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

易灵思FPGA 软核MCU Riscv-Sapphire的bootloader的配置及修改的相关操作

1、易灵思Sapphire的启动框架图:

0564d4ec48112739

2、确认自己的Sapphire的相关参数

确认自己设置的片上Ram的大小:

4a47a0db6e112757

3、修改Bootloader的头文件的相关参数:

fb5c81ed3a112828

 

注:Memory是App软件搬移到DDR内运行起始地址,Flash为App软件在Flash内存储的起始地址,Size为App软件的大小;

4、修改相关的引导文件的参数:

10fb15c772112839

注:注意和自己要设置的参数保持一致,修改后重新编译bootloader工程和用户App工程;

5、产生Hardware所需要的OCR初始化文件

 

需要确认用户Efinity的安装路径,并在cmd中指向安装路径,运行Setup.bat脚本:

09dd8c2662112857

找到软核目录下的tool文件夹,并将生成的bootloader.bin文件拷贝到该文件夹下

8266e4bfed112909

并在从cmd内运行指令:python3 binGen.py -b bootloader.bin -s <RAM size> -f <FPU>

注:-s <RAM size>为设置的片上ram的大小,-f <FPU>为是否打开浮点,打开生成8个bin,FPU设置为1;不打开生成4个bin,FPU设置为0;

运行后在tool文件夹下生成rom文件夹,将内部的四个文件拷贝并替换运行目录下的四个文件,并重新编译工程

f19c908512112946

至此,将重新编译生成后的硬件逻工程的hex文件和用户App生成的bin文件打包烧写就可以正常启动用户的项目工程;

大家动手修改测试一下,实践才能有所收获^_^;

请登录后发表评论

    没有回复内容