SyPrime:如何使用SythRAMFLASH属性禁用RAM推理？

描述

一般描述：如何禁用HDL中的RAM推理

使用Sypple的Sypple？

RAM结构可以被建模为二维数组。

寄存器。数组中的每个元件都被称为单词。

每个字可以是一个或多个位。自动同步化

检测同步RAM的RTL描述。RAM

映射到适用于特定技术的RAM单元。

当RAM块被识别时，同步化将自动进行。

用RAM16X1S和双端口实现单端口电路

电路采用RAM16X1D原语。

注意：使用SypRIST 5或更大。

解决方案

设计者可以禁用选择RAM的使用来映射到

标准逻辑和寄存器时效率更高。设置

属性SythRAMSype为“寄存器”。

将属性放置在由推断驱动的输出信号上

猛撞。记住要包括输出信号的范围（总线）

作为名字的一部分。例如，

RealEdItA{{AdUd[3:0] } SythRAMSype“寄存器”

在HDL分析器中，输出信号名称（在示例中）

“A”是实例名，“dUT[3:0]”是输出。

信号名将成为RAM的实例名称。