基础F1.4仿真器，COREGEN1.4：仿真器给Page Fault大总线正弦/余弦核心。

描述

关键词：基础1.4，仿真器，科雷根，核心生成器，正弦/COS，正弦，余弦，查找表，LUT，未知

热：热

一般描述：在F1.4中，当试图在功能上
仿真SUN/COS COREGEN模块仿真器可能与页面崩溃
故障错误：
SIMUL在模块& lt中造成无效页错误：未知。

项目管理器窗口显示：
Simul：…NS总线冲突在下面的节点中遇到：…

解决方案

此页错误是由大量数字或警告引起的。
试图写入日志屏幕。警告指示
总线冲突的错误，这是由实现的事实造成的。
较大的正弦/余弦核是使用TBUFS和仿真器进行的。
标志可能在这些TBUFS的输出上发生总线冲突。这些警告
可以安全地忽略，所以问题可以通过转向来解决。
关闭这些消息到屏幕上的报告。

这可以通过选择以下菜单项来完成：

选项-& gt；偏好-gt；报表选项卡

在“报表”选项卡上，取消检查总线冲突错误类
显示、注册和报告。

这个问题不存在于基础F1.5。