易灵思FPGA–Programming Mode-易灵思(Elitestek)论坛-FPGA CPLD-ChipDebug

易灵思FPGA–Programming Mode

 

一、下载模式概述

即FPGA上电时,读取存储器中程序的方法。

二、 实际中遇到的问题

1. SPI Active

注意板卡上硬件连线和串并模式

2. SPI passtive

注意板卡上和主控制器的硬件连线和串并模式

3. SPI JTAG

在线调试,不多赘述

4. SPI Active using JTAG Bridge

实际项目中,经常要精简板卡面积不得不少拉一些调试口或者少使用一些芯片,此模式即利用JTAG口,完成FPGA烧写flash的过程。有效的节约空间,不过注意的是,下载时间比较长,大概在2~3分钟。
实际操作过程如下:
打开下载界面,首先用 JTAG 模式下载 flash_loader.hex文件,使FPGA加载到预下载模式,
在不断电的情况下,然后用 SPI Active using JTAG Bridge 模式下载要固化的程序,完成后,重新上电即可。
在这里插入图片描述
在这里插入图片描述
从T4到T8都支持此模式,在项目中根据自定义的管脚修改flash_loader文件中的引脚锁定即可。(提取码:kvf7)
作为参考,列出T8和T120官方demo板中对应的管脚锁定

管脚名称(T8) 引脚分配(T8) 管脚名称(T120)
clkin(T8)/clkpllin(T120) F8 D9
miso H3 N14
misi F4 M13
nss J4 P15
sclk H4 N13

clkin(T8)/clkpllin(T120)对应的是flash_loader工程中系统时钟;miso,misi,nss,sclk,对应的是flash的spi协议的4个引脚,异曲同工,根据实际项目自己修改即可。

 

请登录后发表评论

    没有回复内容