F1.5基础:HDL宏编译在检查语法时使用4000 E部分-Xilinx-AMD社区-FPGA CPLD-ChipDebug

F1.5基础:HDL宏编译在检查语法时使用4000 E部分

描述

关键词:基础、HDL、宏、创建、语法、表达、综合

紧迫性:标准

一般描述:
当从HDL编辑器检查HDL宏的语法时(综合-gt;检查)
语法)HDL宏编译器声明该部分被设置为一个40E。

解决方案

由于语法检查是器件无关的,因此可以安全地忽略此消息。
您将看到,当宏实际编译(综合)时,
使用正确的部件。

请登录后发表评论

    没有回复内容