描述
关键词：EDIF，XNF，黑箱，黑箱，实例化，核心生成器，COREGen
紧迫性：标准
一般描述：
使用综合的示例，我想在我的HDL代码中实例化EDIF或XNF网表。网表是标准的Xilinx EDF/XNF，可能来自核心生成器1.4（XNF）或1.5（EDIF）。
解决方案
一
EDFF宏流程
假设您已经为宏提供了一个有效的EDF网表，则需要将其实例化到HDL代码中：
1。执行EDF网表的黑盒实例化。
2。进入下面的“Leonardo Flow”或“伽利略流”。
使用核心发生器1.5
核心生成器1.5将为您创建的特定模块编写EDF网络列表。默认情况下，示例只使用括号编写EDFNETLIST，因此COREGEN EDF网表必须与此匹配。
1。启动COREGEN后，将NETLIST总线格式选择为括号“（）”。
2。做出适当的选择并创建模块。
三。进入下面的“Leonardo Flow”或“伽利略流”。
注意：为了更改“NETLIST总线格式”（也称为“总线分隔符类型”）到括号“（）”，您可能必须取消选择HDL实例化模板。如果需要HDL实例化模板，您可能必须通过COREGEN对给定的模块进行两次。
列奥纳多流
按照通常的方式处理设计；但是，当您从列奥纳多“写入”EDF网表时，必须通过以下操作之一关闭总线阵列的写入：
1。在“写入”对话框（菜单：IO-& GT；写，或流指南：写入）中，单击Advanced按钮。在“设置写入变量”对话框中，取消选择以下选项：
-允许在EDIF输出中写入数组（总线）
单击“SET”，然后继续像往常一样编写EDF。
2。如果正在从列奥纳多命令行或脚本文件中处理设计，则在写入命令之前添加以下SET命令：
设置EDFFX写数组错误
伽利略流动
按照通常的方式处理设计；但是，总线数组不能以扩展形式写入。在GaliLo GUI中没有设置或取消此选项的复选框，因此可以通过GUI中的“特殊选项”或命令文件进行更改：
1。在GaliLo GUI中，点击“综合选项”图标。在“综合选项”窗口中，向“特殊选项”字段添加以下内容：
-诺巴斯
2。像往常一样在伽利略综合设计。
使用命令文件：
1。如果尚未有命令文件，则在文本编辑器中创建一个命令文件。将以下行添加到命令文件中：
-诺巴斯
2。将这个新创建的文件设置为命令文件。从主伽利略窗口，从菜单栏中选择选项-gt；控制文件；或者，在运行时选项面板中，单击“控制文件”。
在“逻辑Explorer控件文件”对话框中，将命令文件字段设置为命令文件的文件名（从步骤1），然后单击“OK”。
三。像往常一样在伽利略综合设计。
二
XNF宏流程
假设您已经为宏提供了一个有效的EDF网表，则需要将其实例化到HDL代码中：
1。将XNF网表实例化为HDL代码中的黑箱。
2。进入下面的“Leonardo Flow和伽利略流”。
使用核心发生器1.4
芯发生器1.5是与示例一起使用的支撑产品。请升级到科雷根1.5，如果你使用COREGEN 1.4。X或更旧。
使用COREGEN创建的XNF网表为您创建的模块。XNF规范将角括号“& lt；& gt”总线分隔符。
1。做出适当的选择来创建宏。不需要特殊的选择。
2。进入下面的“Leonardo Flow和伽利略流”。
Leonardo Flow和Galileo Flow
来自示例的XNF网表
这个流程非常简单。核心生成器生成具有角括号总线分隔符的XNF网表，如示例。没有额外的需要去做。使用科雷根V1.4，这是最简单的使用流程。
样例中的EDF网表
当从示例中写入EDFF时，默认总线分隔符将是括号“（）”。XNF规范是用于总线分隔符的角度括号“& lt & gt”；因此，当它通过Xilinx内核时，工具将产生PIN错配错误。
为了解决总线分隔符之间的PIN失配，必须修改COREGEN XNF。使用A
文本编辑器，用括号替换所有出现的角括号。
此外，总线排列必须禁用，如“Leonardo Flow”和“伽利略流”部分在“EDIF宏流程”描述（决议1）。
没有回复内容