1.5 HITop-HI429不能将TimeSime应用于似乎是有效的TimeScript-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.5 HITop-HI429不能将TimeSime应用于似乎是有效的TimeScript

描述

关键词:Hi429、9500 xL、TimeSim.

紧迫性:标准

一般描述:即使TimeSPEC有一个有效的路径或组,
fitter可以发出警告:
警告:Hi429 -不能应用TimeSuthTSADADRYTA
MAXDELAY:从:ADD:到:A1CCS:10 ns,因为其中一个
(a)未找到信号名称;(b)信号为
由于优化而删除或重命名;(c)没有路径
在TimeScript中的节点与节点之间。

解决方案

来自约束编辑器的原始TimeScript看起来像,例如:

网络“A1O-CSBI”TNM=“A1OCS”;
TimeGRP“ADDR”=焊盘(“ADDR & lt;*>”);
TimExcel“TSADADRYTOA”,从“ADDR”到“A1YCS”10 ns;

如果在设计中添加了UCF,如下所示,它的工作原理是:

TimExcel“TSADADRYTO-AYCS”=从焊盘(ADDR*)到焊盘(A1A CSBI)10 ns;

“围绕信号限定符”ADDR & lt;*& gt;“即TimeGRP”ADDR=PAD(“ADDR & lt;*≫”)
应该是“ADDR”=垫(ADDR & lt;*& gt;)。解决办法是去除“周围”。
信号限定符。

这是固定在3.1I版本的Xilinx CPLD拟合软件。

请登录后发表评论

    没有回复内容