4.2i基础-状态编辑器使用陷阱状态退出逻辑生成不正确的一个热编码VHDL-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i基础-状态编辑器使用陷阱状态退出逻辑生成不正确的一个热编码VHDL

描述

关键词:基础,状态编辑器,一热,状态机,VHDL,生成,FSM,陷阱,非法,状态

紧迫性:标准

一般描述:
当从状态编辑器生成VHDL代码时,用陷阱状态退出逻辑实现一个热编码FSM,仿真结果表明,从非法状态到陷阱状态的转换不起作用。

当复位被断言时,FSM进入适当的陷阱状态,但是逻辑,而不是复位信号,应该迫使在下一个时钟转换中退出任何非法状态。

解决方案

FSM必须用以下选项综合:“最安全的-所有可能的,包括非法的状态”。

在基础项目管理器,转到综合-GT;选项。在“FSM综合”下,检查“最安全的(包括可能的,包括非法的,国家)”。

若要解决此问题,请编辑VHDL代码,以明确列出所有枚举状态。(但是,如果你有大的状态机,这将是相当麻烦的。)

请登录后发表评论

    没有回复内容