M1.5 I/2.1i：时序分析器不能用来分析通过XC9500 FDCP的ASYCH PRE/CLR的路径

描述

描述：通过异步预置或清除的路径

XC9500族中的FDCP不能用时序分析

分析器。到预置或清除*的路径是可测量的，但不是。

通过触发器从Pr/CLR到输出的路径。

解决方案

路径延迟可以使用XC9500定时手动计算。

模型：

TiN+TPTSr+T AOI+Tout

这将是从一个垫，通过一个缓冲区预置/清除，通过。

触发器，通过输出缓冲器和OPAD。