LogICORDA FIR滤波器V.3-如何对单级联模式SDA FIR滤波器进行脉冲响应仿真?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICORDA FIR滤波器V.3-如何对单级联模式SDA FIR滤波器进行脉冲响应仿真?

描述

关键词:仿真、核心发生器、科雷根、SDA、FIR、滤波器、级联、模式

我试图仿真单级联模式SDA FIR滤波器,然而,当在级联模式下生成单个FIR滤波器时,数据被馈送到SIMF(串行输入转发)端口,而不是并行数据输入。

解决方案

主要序列:

-初始化SIMF和ND至0。
-为一个或两个时钟周期断言GSR。
-释放一个周期。
-对时钟的下降沿高达一个周期和释放。
-断言SHIF高的时钟下降沿在同一时间ND是断言。主张一个周期和释放。

重复子序列:

一个周期后,RD高,重复:

-对时钟的下降沿高达一个周期和释放。
-断言SHIF高的时钟下降沿在同一时间ND是断言。主张一个周期和释放。

重复步骤的“子序列”(每次RDD变高),根据需要循环多个周期,并观察RSLT端口的输出。RSLT输出是有效的,当RDY是高的,其断言的完整持续时间。

注意:对于单个级联模式滤波器,在选择级联模式时,在ND和SIMF的断言之间发生一个时钟周期延迟,以补偿在滤波器前部没有并行到串行转换器。SDA FIR数据表中的时序图(图3)不适用于这种情况。

图1示出了使用基础门级仿真器的示例仿真会话:

Figure 1- Simulation of Single Cascade Mode SDA FIR Filter
图1单级SDA FIR滤波器的仿真
请登录后发表评论

    没有回复内容