4.2i基础-仿真HDL或混合设计与核心生成器或LogiBuxx导致“警告9199:未知的组件…”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i基础-仿真HDL或混合设计与核心生成器或LogiBuxx导致“警告9199:未知的组件…”

描述

关键词:基础,Express,宏,LogiBLOX,核心生成器,COREGen,检查点,仿真,网表,未知,组件仿真

紧迫性:标准

一般描述:
当使用函数仿真基础时,仿真器不承认实例化的核心生成器、LogiBLOX或其他基于NETLIST的模块,并产生以下警告消息:

“…未知组件……”

这将发生在任何时候,核心生成器或LogiBuxx模块都包含在HDL设计(宏或顶级)。

解决方案

为了使功能仿真工作正常,必须将核心生成器和LogiBuxx模块合并到设计网表(扁平化)中。

为了使网表变平,在流程引擎中运行“平移”。要停止翻译后的过程,您可以按停止按钮,或者,一旦流动引擎开始(翻译阶段),转到“设置”,并选择“停止后……”来定义停止点。此步骤将将设计的所有组件合并为单个NGD文件。

接下来,从基础内部项目管理器,选择工具-GT;仿真/验证-GT;检查点门仿真控制。选择功能仿真的设计名称和GNT.NGD。

仿真一个特定的组件网表(.EDN文件):

-在项目管理器窗口中,选择工具-gt;仿真/验证-&门仿真程序。

在生成的弹出窗口中,选择“NETLIST加载”,单击“OK”,然后选择NETLIST & GT;OPEN。现在你可以进行仿真了。

请登录后发表评论

    没有回复内容